Telekomumikatsiya texnologiyalari

Guruch. 2.7. I/U port uskunasining odatiy ishlashi. Qurilma yangi ma'lumotlarni kiritish-chiqarish portining chiqish registriga faqat uning manzilini dekodlashda va avtobusda yozish jarayoni sodir bo'lganda yuklaydi.
Haqiqiy mantiqiy sxemalar ushbu misollarda ko'rsatilganidan biroz murakkabroq, chunki ba'zi holat signallari avtobusda past darajadagi faol bo'lishi mumkin va ma'lumotlar kiritish-chiqarish signalining oxirida registrga o'tkazilishi kerak (ko'proq). boshidan ko'ra), ma'lumotlar ish uchun haqiqiy ekanligi kafolatlanganda va kirish registrida saqlanadi.
Soatning burilishini minimallashtirish uchun soat kiritishni AND shlyuzi bilan o'tkazish o'rniga, soatni ushlab turish (yoki yuklash) kiritishiga ega registr kamroq soat burilishini ta'minlaydi va har qanday potentsial flip-flop metastabilligi bilan bog'liq muammolarni kamaytiradi (agar qurilmada qo'shimcha muammo bo'lsa). AND shlyuzining chiqishi bo'lsa, flip-flop noto'g'ri vaqtda boshqa "fantom sinxronlash signalini ko'rishi mumkin). Ushbu yondashuv bilan kiritish-chiqarish yozish buyrug'i soat signali va dekoder chiqishi trigger sifatida xizmat qiladi. UstidaISA shinasida mantiq shuningdek, qurilma DMA sikllariga xatolik bilan javob bermasligiga ishonch hosil qilish uchun AEN shinasi signalini 0 ga tekshirishi kerak (DMA bir vaqtning o'zida bir nechta holat signalini faollashtiradi).ISA avtobusi ).
Ba'zi o'rnatilgan qurilmalar o'zlarining maxsus apparat kiritish-chiqarish qurilmalarini talab qilishi mumkin. Bir nechta variant mavjud. Darvoza darajasida sxemalarni chizish o'rniga, chip sotuvchilari va o'rnatilgan tizim dizaynerlari odatda apparat tavsifi tilidan foydalangan holda SAPR vositalaridan foydalangan holda kiritish-chiqarish uskunasini loyihalashadi (HDL ) kabi VHDL yokiVerilog .VHDL Paskal yoki ADA ga o'xshash sintaksisga ega va Verilog C ga o'xshaydi. Keyin model sintezlanadiNetlist yaratish uchun HDL . Tarmoq ro'yxati sxemaning matnli tavsifidir. Avtomatlashtirilgan SAPR vositalari keyinchalik maxsus qurilmada apparat dizaynini joylashtirish uchun tarmoq ro'yxatidan foydalanishi mumkin VLSI , Ilovaga xosintegral mikrosxemalar (ASIC ) yoki maydonda dasturlashtiriladiganMantiqiy massiv (FPGA ). Maxsus dizaynlar uchun dastlabki sozlash va niqobning narxiVLSI vaASIC juda yuqori va yuqori rivojlanish xarajatlarini qoplash uchun katta savdo hajmlari talab qilinadi.FPGAlar kichikroq ishlab chiqarish hajmlari uchun ko'proq mos keladi, lekin ular ham ko'proq quvvat sarflaydi va sekinroq ishlaydi.
ga asoslangan kiritish-chiqarish qurilmasi dizayniga misol sifatidaHDL , biz 2.3 , 2.6 va 2.7 - rasmlarda ko'rsatilgan oldingi ISA I/U port qurilmalari dizaynlarini o'zgartiramiz.VHDL . Yuqorida tavsiflangan manzil dekoderi faqat tenglikni tekshirishni talab qiladiVHDL . UstidaISA shinasi AEN=1 DMA operatsiyasini bildiradi. DAVHDL Har bir o'zgaruvchi uchun zarur bo'lgan bitlar soni dastur boshida e'lon qilinganda aniqlanadi. Quyidagi kod portlar uchun manzil dekoderini yaratadi:
-- 0x3E0 uchun VHDL asosidagi manzil dekoderi
PORT_IO_DECODE <= '1' MANZIL = X"3E0" VA
AEN='0' ELSE '0';
DAChiqishga "Z" qiymatini belgilash VHDL uch holatli chiqishni bildiradi. 2.6-rasmda ko'rsatilganidek, 8-bitli ma'lumotlar shinasiga ulanish uchun uch holatli buferlar va ularning 8-bitli kirish porti uchun tegishli boshqaruv mantig'i yaratilishi mumkin:
-- VHDL asosidagi I/U kirish porti - buferlardan foydalaning
-- uch davlat
DATA <= PORT_DATA_IN PORT_IO_DECODE = '1' VA QAChON
IOR = '0' BOSHQA "ZZZZZZZZ";
Ro'yxatdan o'tish uchunVHDL vaqt o'tishini sezish uchun jarayonni talab qiladi. Registrlar D-flip-floplar yordamida yaratiladi. Quyidagi kod 2.7 -rasmda ko'rsatilganidek, 8 bitli chiqish portini yaratadi :
-- VHDL asosidagi I/U chiqish porti - registrdan foydalaning
-- (DFF yordamida)
JARAYON
BOSHLASH
-- ISA IOW ning ijobiy chekkasida sinxronlash
IOW'EVENT VA IOW='1';
-- faollashtirish uchun manzil dekoder chiqishidan foydalaning
-- DFF sinxronlash
AGAR PORT_IO_DECODE = '1' KEYIN
-- registrda ISA ma'lumotlar avtobusida ma'lumotlarni saqlash
PORT_DATA_OUT <= DATA;
END IF;
JARAYONNI TUGASH;
FoydalanishHDL kabiVHDL , mantiqiy sintez vositalariga ega, yuqori darajadagi tildan foydalanish dasturiy ta'minot ishlab chiqaruvchilarni yanada samaraliroq qilgani kabi, qurilma dizaynerlarini yanada samarali qiladi. Kirish/chiqarish portlari odatda 8, 16 yoki 32 bitdan foydalanadi. Aksariyat qurilmalarda ma'lumotlar almashinuvi uchun bitta I/U porti va qurilma holati bitlari, kvota chiziqlari va boshqaruv signallari uchun ishlatiladigan qo'shni I/U manziliga ega ikkinchi I/U porti mavjud. Ko'pgina o'rnatilgan kompyuter platalari umumiy maqsadli kiritish-chiqarish deb ataladigan qo'shimcha I/U portlarini ta'minlaydi.GPIO ) yoki ba'zan foydalanuvchilar o'zlarining maxsus kiritish-chiqarish uskunasini qo'shganda foydalanish uchun parallel port deb ataladi.
Mikroprotsessorning birinchi avlodining boshqa avtobuslari ham xuddi shunday. Kompyuterda topilgan bir qancha boshqa qurilma interfeyslari hali ham ISA-ga o'xshash signallarga ega, chunki ular dastlab undan olingan. E'tibor bering, tsiklning misollaridaISA avtobusi , kamida 5-6 tsikl talab qilinadiYagona ma'lumot qiymatini uzatish uchun ISA avtobusi .
Protsessorlar va xotira tezlashgani sari tarmoqli kengligiISA avtobusi cheklovchi omilga aylandi. Birinchidan, xotira tezroq ajratilgan protsessor/xotira avtobusiga ko'chirildi. Ammo yuqori tezlikdagi tarmoq interfeyslari va grafik kartalar hali ham mavjud bo'lganidan ko'ra ko'proq avtobus o'tkazish qobiliyatini talab qiladiISA avtobusi . Bu kompyuterlar va o'rnatilgan tizimlar uchun avtobuslarning yangi tezroq ikkinchi avlodiga olib keldi.