Bosqichli D-trigger
Bosqichli D-flip-flopning klassik sxemasi
Bosqichli D-flip-flopning rivojlanishi.
Uchta asenkron RS flip-floplaridan iborat (mos ravishda D1-D2, D3-D4, D5-D6 dan iborat). Birinchi bosqich ikkita trigger tomonidan shakllanadi: (D1-D2) va (D3-D4), ikkinchisi esa mos ravishda *D5-D6 asosida shakllanadi. Birinchi bosqich ikkita trigger tomonidan shakllanadi: (D1-D2) va (D3-D4), ikkinchisi esa mos ravishda *D5-D6 asosida shakllanadi. T3 - teskari kirishlar bilan (rem saqlash - ikkala qiymat ham "1" ga teng). Agar C=0 bo'lsa, T2=T3=1, ya'ni C=0T3=1 bo'lganda va C=1 bo'lganda T3 D kirishiga berilgan narsa bilan aniqlanadi. C=0,D=0 bo'lsa, ma'lum bir qiymat T1 ga yoziladi va T2 o'chirilgan holatda (ikkita "1"). Agar C=1 da T2=1 va T3=0 bo'lsa, u holda yozish rejimiga o'tish sodir bo'ladi va ikkinchi bosqichga "0" yoziladi.
Bosqichli D-flip-flop uchun belgi.
Bosqichli D-flip-flopni universalga aylantirish.
Universal D-triggerning an'anaviy grafik belgisi.
T-trigger.
T-trigger uchun belgi.
Sinxronizatsiya signali qo'llanilganda, tetik chiqish qiymatini teskarisiga o'zgartiradi. E strob kirishiga ega bo'lishi mumkin (E=0 bo'lsa, tetik hech qanday sharoitda chiqish qiymatini o'zgartirmaydi).
T-flip-flop sxemasi.
Sinxronizatsiya pulsi qisqa bo'lsa (tetikni almashtirish vaqtidan kamroq), u holda tetik normal rejimda ishlaydi. Uzoq sinxronizatsiya pulsi bilan o'z-o'zidan tebranish rejimi mumkin.
Sinxron RS flip-flopda ham amalga oshirilishi mumkin.
RS-triggerga asoslangan T-triggerni amalga oshirish.
JK triggerlari universal va kombinatsiyalangan bo'linadi. Universal JK flip-flop ikkita axborot kirishiga ega J va K. J kiritishda trigger Q=1, /Q=0, K kiritishda esa Q=0, /Q=1 holatiga o‘rnatiladi JK flip-flop RS flip-flopidan birinchi navbatda kirish signallarining ma'lum kombinatsiyasi bilan RS flip-flopida paydo bo'ladigan noaniqlikni bartaraf etishi bilan farq qiladi. JK flip-flopning ko'p qirraliligi shundaki, u RS, T va D flip-floplarining funktsiyalarini bajara oladi.Birlashtirilgan JK flip-flop universal flip-flopdan triggerni ma'lum bir holatga (mantiqiy 1 yoki 0) oldindan o'rnatish uchun S va R qo'shimcha asinxron kirishlar mavjudligi bilan farq qiladi.
Agar J va K kirishlariga mantiqiy bir daraja qo'llanilsa, biz har bir kirish pulsi bilan almashinadigan T-triggerga ega bo'lamiz.
JK flip-flopni T flip-flopga aylantirish;
Shaklda. 2.50.c JK flip-flop belgisini va holatlar jadvalini ko'rsatadi. J=K=0 kirish signallari bilan flip-flop holati o'zgarmaydi, chunki VA-EMAS elementining bir kirishidagi past darajadagi kuchlanish uning boshqa kirishlaridan signallarning o'tishini bekor qiladi va chiqish signalini ushlab turadi. joriy mantiqiy holat.
JK flip-flop belgisi;
JK flip-flop holati jadvali:
Agar J va K kirishlariga o'zaro qarama-qarshi darajalar qo'llanilsa, u holda C kirishiga kuchlanish tushishi qo'llanilganda, JK flip-flopining chiqishlari bir xil holatlarga o'rnatiladi. J va K kirishlariga yuqori darajadagi kuchlanishlar bir vaqtning o'zida qo'llanilganda, sinxronizatsiya kiritish C ga kuchlanish tushishi qo'llanilsa, tetik oldingi holatga qarama-qarshi holatga o'tadi.
Ikki bosqichli flip-floplar uchun C kirishiga qo'llaniladigan to'liq soat nazorati qo'llaniladi.
Guruch. 2.50. ikki bosqichli JK trigger;
Bunday trigger shuningdek, chiqishlardan kirishlarga qayta aloqaga ega bo'lib, triggerning noaniq holatini yo'q qiladi.
NAND eshiklari asosidagi ikki bosqichli JK flip-flop
ikkinchi bosqich tetik uchun nosimmetrik boshqaruv sxemasi bilan;
JK flip-flopdan siz D flip-flopni olishingiz mumkin, agar K kirish J kirishiga qo'shimcha inverter orqali ulangan bo'lsa.
JK flip-flopni D flip-flopga aylantirish sxemasi.
TB1 chipi universal ikki bosqichli JK triggeridir.
Kombinatsiyalangan JK trigger - mikrosxema tuzilishi, TV1 mikrosxemasining belgisi va pinouti.
Dostları ilə paylaş: |