Mantiqiy elementlardan multipleksor va demultipleksorlarni loyihalashtirish. Sxemada belgilanishi. Quyidagi rasmda jadvaldagi qonuniyatni amalga oshiruvchi oddiy multipleksorning sxemasi keltirilgan. Multipleksor tarkibida adreslar deshifratori bo‘lib, u signallarni kirish yo‘lidan chiqish yo‘liga oqimini boshqaradi. Uning kamchiligi shundaki, deshefratsiya va kommutatsiya operatsiyalarini turli elementlar bajaradi.
2-rasm.Oddiy multipleksor.
Multipleksorning tezligini oshirish maqsadida deshifrator va axborot ventillarini birlashtirish mumkin.
3-rasm. Oddiy multipleksorning shartli belgilanishi.
Axborotlarning o‘tish ma’nbalari sonini oshirish uchun multipleksorlarni ko‘p pag‘onali ulanishi orqali amalga oshirish mumkin. Agar birinchi darajali multipleksorlarning chiqish yo‘lini ikkinchi darajali multipleksorlarning kirish yo‘liga ulasak, unda multipleksorli “daraxt” hosil bo‘ladi (4-rasm).
EHMlarda multepleksorlarning ishiga qarama-qarshi operatsiyalarni bajaruvchi demultipleksorlar ham qo‘llaniladi.
Demultipleksorlar. Demultipleksor bir kanaldan qabul qilingan ma’lumotlarni bir necha qabul qilgichlarga taqsimlash vazifasini, ya’ni multipleksiyalashga teskari bo‘lgan amalni bajaradi. Qabul qilgich raqami (aktivlashtirilgan chiqish) uning boshqaruv kirishlariga berilgan kod kombinatsiyasi bilan aniqlanadi.
4-rasm.Multipleksorli daraxt
Demultipleksor umuman olganda bitta ma’lumot kirishi, n - ta adres kirishi va M=2n chiqishga ega. Misol tariqasida “1 dan 4 ga” demultipleksorining tuzilish uslubini ko‘rib chiqamiz (S0, S1 ikkita adres chiqishi va Q0^Q3 to‘rtta chiqish). Ko‘rinib turibdiki, agar ma’lumot M chiqish liniyalaridan biriga yo‘nalgan bo‘lsa, u holda qolgan chiqish liniyalarida mantiqiy nol ushlab turiladi. “1 dan 4 ga” demultipleksorining haqiqiylik jadvali jadvalda keltirilgan.
2-jadval “1 dan 4 ga” demultipleksorining haqiqiylik jadvali
|
S1
|
S0
|
Q0
|
Q1
|
Q2
|
Q3
| |
0
|
0
|
A
|
0
|
0
|
0
| |
0
|
1
|
0
|
A
|
0
|
0
| |
1
|
0
|
0
|
0
|
A
|
0
| |
1
|
1
|
0
|
0
|
0
|
A
|
Mazkur jadvalga quyidagi MAF tizimi mos keladi:
Q0 = A(S0S1) = A+S0+S1,
Q1 = A(S0S1) = A + S0 + S1 ,
Q2 = A(S0S1) = A + S0 + S1 ,
Q3 = A(S0S1) = A + S0 + S1 .
Chiqish liniyalarini ko‘paytirish talab etilganda, mos ravishda “1 dan 4 ga” demultipleksor mikrosxemalaridan kerakli miqdori olinib, demultipleksor daraxti tuziladi. Bunday daraxt tuzilmasi multipleksor daraxtiga ko‘zgudagi aks kabi mos keladi. Buning uchun ruxsat berish kirishlari xizmat qiladi.
Berilgan funksiyani YOKI-EMAS elementlari yordamida bajaradigan mantiqiy sxema va uning shartli grafik tasviri 5b-rasmda keltirilgan.
5-rasm. “1 dan 4 ga” demultipleksori shartli belgilanishi (a)
va uning sxemasi (b).
Dostları ilə paylaş: |
