Enhanced diode performance in cadmium telluride–silicon nanowire heterostructures

ph
) to dark current (I
d
) ratio was calculated using 
the formula (I
ph
 - I
d
)/I
d
and obtained to be 2339 and 192 at -5 V for the nanowire based and 
planar devices, respectively. This considerable improvement of the current ratio in the 
nanowire based device manifests the formation of a remarkable heterojunctions on 
nanowires. Moreover, reverse leakage currents were found to be approximately 45 and 230 
nA for the nanowire based and planar devices in the dark at a reverse bias of 5 V. The reverse 
leakage current of the device with nanowires is almost 5-fold lower than that of the planar 
device. 
reverse leakage current can be due to the large 
between the 
CdTe thin film and planar Si substrate. Thus, the observed results indicated that the nanowire 
based device has ideal diode characteristics as opposed to the planar counterpart. Further and 
important diode parameters such as ideality factor (n) and series resistance (R
s
) were obtained 
from the measured I-V characteristics of the devices. The diode properties of the fabricated 
devices have analyzed using the standard diode equation, 
(1)

---

14 
, where I

0 
is diode saturation current, q is the elementary electronic charge, V is the applied 
voltage, n is the diode ideality factor representing junction quality, k is Boltzmann’s constant 
and T is the absolute temperature. The ideality factor for both devices with and without 
nanowires was obtained from the slope of the linear region of the semilogarithmic forward 
bias I-V curve and expressed by, 
(2)
The ideality factor of the diodes was found to be 1.9 and 3.2 for the nanowire based and 
planar devices, respectively. It is well known that the diode ideality factor is 1, when the 
current is only diffusion type (ideal diode). The ideality factor of the planar heterojunction 
was found to be higher. This is due to the parasitic generation and recombination at the 
interface states [4], resulting from the lattice mismatch between the CdTe thin film and Si 
substrate. On the other hand, the three-dimensional structure and large surface area of the Si 
nanowires can reduce the structural disorders formed in CdTe thin film and, hence density of 
extended defects/dislocations may decrease. Frequency dependent capacitance (C) - voltage 
(V) measurements were conducted to deduce the interface trap densities for both the nanowire 
based and planar heterojunction diodes. Figure 5 (b) shows the capacitance variation of the 
diodes as a function of the frequency (f) at zero bias. The surface defect density (N
ss
) at lower 
frequencies can be calculated using the relation N
ss
 = C
ss
 
/ qA, where q is the elementary 
electronic charge, A is the diode area and C
ss
is the capacitance value of surface states which 
can be determined from the vertical axis intercept of C-f plots. The area of both devices was 
assumed to be the same and equal to the area of the gold front contact for the calculations. 
Defect densities of heterojunction diodes with and without nanowires were obtained as 1.3 x 
10
10
and 2.4 x 10
10
eV
-1
cm
-2
, respectively. Indeed, a much lower interface defect density was 

---

15 
found for the nanowire based heterojunction device. This result indirectly reveals the 

enhanced structural quality of the CdTe thin film sputtered onto the Si nanowire arrays. 
Decreased number of the defect states could be evident also from the diode saturation current 
of the devices. The values of I