Leksiya vlsi sistemaların joybarlaw. Tiykarǵı túsinikler. Integral sxemalardı (IS) joybarlaw evolyuciyası. Ierarxiyalıq joybarlaw hám kóp dárejeli abstrakciyalar túsinikleri. Is bahası, isenimliligi hám tezligin muǵdarlıq bahalaw

SBS dizaynınıń ádetiy baǵdarın kórip shıǵıń (forma. 2).

Dizayn baǵdarı (designflow) óndiristiń barlıq basqıshlarında qollanılatuǵın dizayn tártip — dástúrleriniń basqıshların belgileydi-ideyanı islep shıǵıw hám rásmiylestiriwden tayın úlgilerdi sınaqtan ótkeriw.
Dástúrge kóre, arnawlı bis dizaynida dizayn baǵdarınıń (waterfallmodel) tómen dárejedegi modeli qollanıladı. Dizayn marshrutining bunday shólkemi menen joybar túrli basqıshlardan ótedi hám prezentaciya tolıq maǵlıwmatların turaqlı túrde asıradı. Tómenge jóneltirilgen dizayn joybardıń túrli basqıshlarında rawajlanıw gruppaları ortasında minimal waǵırlını názerde tutadı. Dizayn procesi texnikalıq talaplardı islep shıǵıw (specification), olardıń keyingi analizleri, arnawlı paketler yamasa joqarı dárejeli tilde (mısalı, C) dáslepki modellestiriwdi ámelge asırıw menen baslanadı.
Bul jerde men sonı atap ótiwdi qáler edimki, SIMULYATSIYANING keń kólemli qurallarına qaramastan, signaldı qayta islew ushın SBISNI proektlestiriwde simulyatsiya wazıypası tekǵana sistema modelin, bálki shawqımlardı, kvant tásirin hám jollardıń qásiyetlerin esapqa alǵan halda test tásiriniń modelin islep shıǵıw zárúrshiligi menen quramalılasadı. Birinshi basqıshdıń shıǵıwında texnikalıq talaplardı tolıq tekseriw kerek.
Keyingi basqıshda joybardıń xarakteristikası apparattıń xarakteristika tillerinen biri, ádetde VHDL yamasa Verilog, dizimnen ótiw dárejesinde (registertransferlevel, RTL) járdeminde ámelge asıriladı.
Dizimnen ótiw dárejesindegi Xarakteristikanıń funktsional múmkinshilikleri túp texnikalıq talaplarǵa (mısalı, C yamasa Maqsette model) salıstırǵanda modellestirıledi hám tastıyıqlanadi, bul joybardı abstrakciyanıń hár bir dárejesinde tekseriw ushın uyqas jazıwlar modeli (goldenmodel) retinde isletiledi. Bul basqısh modeldiń funktsional tekseriwi dep ataladı.
RTL dárejesinde xarakteristikaǵa kóre, logik sintez programması járdeminde kitapxana elementlerinde keshigiwler esapqa alınatuǵın shınjırlar dizimi (gatelevelnetlist) payda boladı (lekin, ádetde, óz-ara baylanıslılıqtaǵı waqıt keshigiwlerin esapqa almaydı ), bul joybardı waqtınshalıq tekseriw ushın isletiledi (timingverification). Waqıt simulyatsiyasining maqseti bis tárepinen islep shıǵılǵan waqıt sheklewlerine (timingconstraints) sáykes keliwin tekseriw bolıp tabıladı.
Sintez maǵlıwmatları tiykarında topolog (physicaldesignteam) kristallı kabelni (floorplan) islep shıǵadı hám optimallastıradı, kitapxana elementlerin hám óz-ara baylanısıwdı optimal tárzde jaylastıradı. Topologiyani islep shıqqannan keyin, keshigiwler faylın qáliplestiriwdi hám óz-ara baylanıslardıń tásirin esapqa alǵan halda keyingi waqtınshalıq simulyatsiyani qayta orınlaw múmkin. Keyin kristall óndiriske ótkeriliwi hám úlgilerdi keyingi sınaqtan ótkeziwi múmkin.
Bul dizayn metodologiyasining etiwmasligi - joybardıń quramalılıǵı asıwı menen qáteler payda bolıwı qáwipi artadı hám olardı tabıw procesi qıyınlasadı. Bunnan tısqarı, islep shıǵılǵan bis talaplarına juwap beretuǵın dárejede, tek dizayn procesiniń aqırında anıq boladı. Arnawlı bir dizayn basqıshınıń aqırında tabılǵan qáteler onı qayta islewge alıp keledi, bul bolsa birpara jaǵdaylarda prototiplarni qayta islep shıǵarıwdı talap etedi, bul bolsa joybardı ámelge asırıw waqtın sezilerli dárejede páseytiwtiradi jáne onıń baxasın sezilerli dárejede asıradı.
Joybar ushın texnikalıq talaplar onıń minez-qulqı modeli (behavioralmodel) tárepinen usınıs etiledi, bul waqıt sheklewlerin, kristall maydanındaǵı sheklewlerdi hám quwat sarpın, sınaq qábiletin hám basqalardı belgileydi. Bul funktsional xarakteristikalarǵa kóre, keń kirisiw effektleri kompleksi ushın simulyatsiya ámelge asıriladı.
Mısal ushın, ulıwma arxitekturanı tańlaǵannan keyin, jańa mikroprotsessorni islep shıǵıwda buyrıqlar sistemasınıń dúzilisi islep shıǵıladı. Usınıń menen birge, buyrıqlar sistemasınıń simulyatori islep shigılıp atır, sol sebepli onıń natiyjeliligin tekseriw hám protsessorning ózi islep shıǵilıwına parallel túrde programmalıq támiynattı islep shıǵıwdı baslaw múmkin. Bunday halda, CPU programmalıq eliklewisiz qilolmaysiz, protsessor arxitekturasındaǵı qáteler, atap aytqanda, konveyerni shólkemlestiriwde qáteler qolǵa kirgiziwge múmkinshilik beredi. Bunnan tısqarı, programmalıq simulyatordan paydalanıw buyrıqlar sistemasın disk raskadrovka qılıw hám oǵan kerekli ózgerisler kirgiziw imkaniyatın beredi.
Modelden funktsional yamasa minez-qulıq dárejesinde dizimnen ótiw dárejesindegi xarakteristikaǵa ótiw qolda yamasa ásbap -úskenelerdiń xarakteristikaında tiyisli kodtı jazıw yamasa joqarı dárejedegi sintezning arnawlı quralların (joqarı dárejeli) jırlaw jolı menen ámelge asıriladı. Atap aytqanda, Elanix Systemview sıyaqlı ónim VHDL-de funktsional modelden xarakteristika alıw imkaniyatın beredi.
Model tariypi dizimnen ótiw dárejesinde joybardıń strukturasın jáne onıń óz-ara baylanısın usınıw ushın summatorlar, ko'paytirgichlar, registrlar, multipleksorlar hám basqalar sıyaqlı komponentlerden paydalanıladı. RTL dárejesindegi xarakteristika, ádetde, funksionallıq hám tiykarǵı waqıt qásiyetlerin tekseriw ushın waqıya simulyatsiyasi (eventdrivensimulation) ámelge asıriladı. Tastıyıqlanǵan funktsional model logikalıq Vanalar (kitapxana komponentleri) dárejesinde sintez ushın tiykar bolıp xızmet etedi.

Logikalıq sintez logikalıq elementler dárejesinde optimallastırıw ushın dizayn metodologiyasi bolıp tabıladı (gate-level).

Logikalıq sintez metodologiyasi payda bolıwınan aldın, SBIS islep shıǵıwshıları sxematik xarakteristika hám keyingi modellestiriw metodologiyasidan paydalanǵanler. Bul metodologiyadan paydalanilganda, rawajlanıw kristaldıń strukturalıq diagrammasın jaratıw menen baslanadı. Keyinirek, strukturalıq sxema tiykarında, tiyisli SAPR qurallarından paydalanǵan halda apparattıń sxematik diagramması jaratıldı. Sonnan keyin, kristaldıń izertlewi jáne onıń islep shıǵarılıwı ámelge asırıldı.
Logikalıq sintez metodologiyasi menen tariyp ádetde VHDL yamasa Verilogda ásbap -úskenelerdiń xarakteristika tillerinen birinde jaratıladı. Joybardı xarakteristikalawda Boolean teńlemeleri, aqırǵı avtomatlar dárejesinde modeller qollanıladı.
Forma boyınsha. 3 bul dizayn metodologiyasini salıstırıwlawdı kórsetedi.

Usı waqıtta, bis firmalarınıń kóbisi " phabless" kompaniyaları dep ataladı (yaǵnıy óz islep shıǵarıw bazasına iye emes). Bul halda, kristallari islep shıǵarıw logikalıq sintez ushın kitapxana islep shıǵıwshılar menen támiyinlew arnawlı kremniy fabrikalar quwatına ámelge asıriladı. Tiykarınan, zavod qánigeleri fotoshablonlarni juwmaqlawshı juwmaqlawdı hám kristall islep shıǵarıwdı ámelge asıradılar. Bunday halda, intellektuallıq múlk blokların (intellectualproperty — IP) isletiw, ádetde, kristallı sistemalarda isletiletuǵın tolıq islep shıǵılǵan hám bóleklengen elementler bolıp tabıladı.
Hár qanday quramalı joybardı tabıslı ámelge asırıw ushın onıń ierarxik dekompozitsiyasini shólkemlestiriw kerek — ápiwayı strukturalıq bólimlerdi ajıratıw. Forma boyınsha. 4 tórtew bir bitli summatordan shólkemlesken 4-bitli summatorning bólekleniwine mısal keltiriledi, bul bolsa óz gezeginde hár bir bitli summator bir qatar vanalardan ibarat.