O’zbekiston respublikasi axborot texnologiyalari va kommunikatsiyalarni rivojlantirish vazirligi muhammad al-xorazmiy nomidagi toshkent axborot texnologiyalari universiteti samarqand filiali telekommunikatsiya texnologiyalari va kasb ta’limi

O’ZBEKISTON RESPUBLIKASI AXBOROT TEXNOLOGIYALARI VA KOMMUNIKATSIYALARNI RIVOJLANTIRISH VAZIRLIGI
MUHAMMAD AL-XORAZMIY NOMIDAGI TOSHKENT AXBOROT TEXNOLOGIYALARI UNIVERSITETI SAMARQAND FILIALI

TELEKOMMUNIKATSIYA TEXNOLOGIYALARI VA KASB TA’LIMI FAKULTETI
Raqamli qurilmalarni loyihalashga kirish


2-Mustaqil ish

Bajaruvchi: Turayev N
Tekshiruvchi:


Samarqand-2022


Mavzu: Dinamik triggerlar
Reja:

D-trigger

D-trigger bitta axborot kirishiga ega bo'lgan trigger deb ataladi, u shunday ishlaydiki, kommutatsiyadan keyingi chiqish signali kommutatsiyadan oldin D D-trigger bitta axborot kirishiga ega bo'lgan trigger deb ataladi, u shunday ishlaydiki, kommutatsiyadan keyingi chiqish signali kommutatsiyadan oldin D kirishidagi signalga teng bo'ladi, ya'ni Qn+1=Dn D-flip-floplarning asosiy maqsadi: D kirishiga qo'llaniladigan signalni kechiktirish. Unda D ma'lumot kiritish (ma'lumotlar kiritish) va sinxronlash kirish C. Sinxronizatsiya kiritish C statik (potentsial) va dinamik bo'lishi mumkin. Statik kirishi C bo'lgan flip-floplar uchun ma'lumot signal darajasi C=1 bo'lgan vaqt davomida qayd etiladi. C dinamik kirishiga ega bo'lgan triggerda ma'lumot faqat C kirishidagi kuchlanish pasayishi paytida qayd etiladi. Dinamik kirish diagrammalarda uchburchak shaklida ko'rsatilgan.

kirishidagi signalga teng bo'ladi, ya'ni Qn+1=Dn D-flip-floplarning asosiy maqsadi: D kirishiga D-trigger bitta axborot kirishiga ega bo'lgan trigger deb ataladi, u shunday ishlaydiki, kommutatsiyadan keyingi chiqish signali kommutatsiyadan oldin D kirishidagi signalga teng bo'ladi, ya'ni Qn+1=Dn D-flip-floplarning asosiy maqsadi: D kirishiga qo'llaniladigan signalni kechiktirish. Unda D ma'lumot kiritish (ma'lumotlar kiritish) va sinxronlash kirish C. Sinxronizatsiya kiritish C statik (potentsial) va dinamik bo'lishi mumkin. Statik kirishi C bo'lgan flip-floplar uchun ma'lumot signal darajasi C=1 bo'lgan vaqt davomida qayd etiladi. C dinamik kirishiga ega bo'lgan triggerda ma'lumot faqat C kirishidagi kuchlanish pasayishi paytida qayd etiladi.
Dinamik kirish diagrammalarda uchburchak shaklida ko'rsatilgan.
qo'llaniladigan signalni kechiktirish. Unda D ma'lumot kiritish (ma'lumotlar kiritish) va sinxronlash kirish C. Sinxronizatsiya kiritish C statik (potentsial) va dinamik bo'lishi mumkin. Statik kirishi C bo'lgan flip-floplar uchun ma'lumot signal darajasi C=1 bo'lgan vaqt davomida qayd etiladi. C dinamik kirishiga ega bo'lgan triggerda ma'lumot faqat C kirishidagi kuchlanish pasayishi paytida qayd etiladi. Dinamik kirish diagrammalarda uchburchak shaklida ko'rsatilgan.

Agar uchburchakning yuqori qismi mikrosxemaga qaragan bo'lsa (to'g'ridan-to'g'ri dinamik kirish), u holda tetik kirish impulsining chetidan, agar undan (teskari dinamik kirish) - impulsning kesilishi bilan tetiklanadi. Bunday triggerda chiqish ma'lumotlari kirish ma'lumotlariga nisbatan bir tsiklga kechiktirilishi mumkin.

D-trigger turli sxemalar bo'yicha qurilishi mumkin. Shaklda. 2.43,a da VA-EMAS elementlarida bir bosqichli D-trigger diagrammasi va uning belgisi ko'rsatilgan. Trigger to'g'ridan-to'g'ri statik kirishlarga ega (boshqaruv signali - mantiqiy birlik darajasi). DD1.1 va DD1.2 elementlarida boshqaruv sxemasi, DD1.3 va DD1.4 elementlarida esa asinxron RS-trigger amalga oshiriladi.

2.43Sinxron D-trigger: a - NAND elementlari va belgisidagi D-trigger sxemasi;

b - vaqtni hisoblash sxemalari; c - sinxron RS-triggerni sinxron D-triggerga aylantirish;
d - yozib olish va o'qish uchun vaqt diagrammalari.
Agar kirishda signal darajasi C = 0 bo'lsa, tetik holati barqaror bo'ladi va D. axborot kiritishidagi signal darajasiga bog'liq emas. Shu bilan birga, passiv darajalar /S = / R = 1.
C = 1 darajasidagi sinxronizatsiya kiritishiga qo'llanilganda, to'g'ridan-to'g'ri chiqishdagi ma'lumotlar D kirishiga berilgan ma'lumotni takrorlaydi.
Demak, C=0 uchun Qn+1=Qn, C=l uchun Qn+1=Dn. D-flip-flopning ishlashini tushuntiruvchi vaqt diagrammalari rasmda ko'rsatilgan. 2.43b.

D-triggerni S va R kirishlari orasiga qo'shimcha DD1.1 inverterini kiritish orqali sinxron RS-triggerdan olish mumkin (2.43-rasm, c). Bunday triggerda S va R kirishlari uchun noaniqlik holati yo'q qilinadi, chunki DD1.1 inverteri R kirishida / S signalini hosil qiladi. D-flip-flopga yuqori va past kirish kuchlanishlarini yozish va ularni o'qish uchun vaqt jadvallari shakl. 2.43, g. D-flip-flopning to'g'ri ishlashi uchun zaruriy shart - bu soat pulsidan oldin D kirishiga impuls kelganidan keyin himoya vaqt oralig'ining mavjudligi (kiritish C). Bu vaqt oralig'i tn+1-tn D flip-flopidagi mos yozuvlar ma'lumotlariga bog'liq.

Kombinatsiyalangan D-flip-floplarda mantiqiy 0 va 1-ni asinxron sozlash uchun qo'shimcha kirishlar mavjud - kirishlar S va R. Bunday flip-floplardan birining sxemasi va belgisi rasmda ko'rsatilgan. 2.44. Trigger uchta RS flip-flop sxemasiga muvofiq oltita NAND elementiga yig'ilgan. /S va /R kirishlari dastlab tetikni ma'lum bir holatga o'rnatish uchun ishlatiladi.

2.44. Kombinatsiyalangan D-trigger va uning belgisi.
Agar C=D=0, /S=0 va /R=1 bo'lsa, DD1.1 ... DD1.5 elementlari yopiladi va DD1.6 elementi ochiq bo'ladi, ya'ni Q=l, / Q=0. /S kirishidan nol signali chiqarilganda DD1.1 elementi ochiladi, qolgan elementlarning holati o'zgarmaydi. C kirishiga bitta signal qo'llanilganda, DD1.3 elementining barcha kirishlarida bitta signallar ishlaydi va u ochiladi va DD1.6 elementi yopiladi: / Q = 1. Endi barcha kirishlarda yagona signallar ishlaydi. ning DD1.5 elementi va u ochiladi: Q = 0. Shuning uchun flip-flop almashtirilgandan so'ng Q chiqishidagi signal kommutatsiyadan oldin D kirishidagi signalga teng bo'ladi: Qn+1=Dn=0 . C kirishidan bitta signalni olib tashlaganingizdan so'ng, trigger holati o'zgarmaydi.
2.44. Kombinatsiyalangan D-trigger va uning belgisi.
Agar C=D=0, /S=0 va /R=1 bo'lsa, DD1.1 ... DD1.5 yopiladi va DD1.6 elementi ochiq bo'ladi, ya'ni Q=l, / Q =0. /S kirishidan nol signali boshida DD1.1 elementi ochiladi, qolgan elementning holati o'zgarmaydi. C kirishiga bitta signal qo'llanilganda, DD1.3 elementining barcha kirishlarida bitta signallar ishlaydi va u ochiladi va DD1.6 elementi yopiladi: / Q = 1. Endi barcha kirishlarda yagona signallar ishlaydi. ning DD1.5 elementi va u ochiladi: Q = 0. Buning uchun flip-flop almashtirilgandan so'ng Q chiqishidagi signal kommutatsiyadan oldin D kirishidagi signalga teng bo'ladi: Qn+1=Dn=0 . C kirishidan bitta signalni olib tashlaganingizdan so'ng, trigger holati o'zgarmaydi.

2.45. D-flip-flop konvertatsiya qilish sxemalari. a - D-triggerni T-triggerga aylantirish va uning vaqt diagrammasi;
b - D-triggerni EI kengaytmasining qo'shimcha kiritishi va uning vaqt diagrammasi bilan T-triggerga aylantirish;
TM2 chipi umumiy quvvat pallasiga ega ikkita mustaqil birlashtirilgan D-flip-floplarni o'z ichiga oladi.
Har bir triggerda bitta axborot kiritish D, sinxronizatsiya kirishi C va ikkita qo'shimcha kirish /S va /R triggerning yagona va nol holatlarga mustaqil asinxron o'rnatilishi, shuningdek, Q va /Q qo'shimcha chiqishlari mavjud (2.46-rasm). Bitta D-flip-flopning mantiqiy tuzilishi (2.46-rasm) quyidagi elementlarni o'z ichiga oladi: asosiy asinxron RS flip-flop (TK), mantiqiy birlikni yozishning yordamchi sinxron RS flip-flop (T1) (yuqori daraja). asosiy triggerga, yordamchi sinxron RS flip-flop (T2) asosiy triggerga mantiqiy nol (past daraja) yozadi. /S va /R kirishlari asinxrondir, shuning uchun ular ishlayotganligi (trigger holatini tiklash) soatli kirishdagi signaldan qat'i nazar, ular uchun faol daraja past (ya'ni, teskari kirishlar /S va /R).

TM2 chipining D-flip-flop tuzilishi