Kommunikatsiyalarini rivojlantirish vazirligi «vlsi tizimini loyihalashtirish» fanidan amaliy mashg



Yüklə 5,01 Kb.
Pdf görüntüsü
səhifə23/68
tarix07.01.2024
ölçüsü5,01 Kb.
#209951
1   ...   19   20   21   22   23   24   25   26   ...   68
4.4. Individual topshiriqlar. 
1. Variantga muvofiq (strukturaviy darajada) Verilog tilida sxemani 
ta’riflang. 
2. Sxemani tuzing va uni plataga yuklab oling. 
3. Chinlik jadvali bo‘yicha sxemaning to‘gri ishlashini tekshiring. 
4. Sxemani boshqa usulda ta’riflang (holat darajasida). 
5. Kompilyatsiya qiling va plataga yuklang. 
6. Chinlik jadvali bo‘yicha sxemaning ishlash jarayonini tekshiring. 
7. Olingan sxemalarni simulyatsiyasini ModelSim -da bajaring. 
 
Amaliy mashg‘ulot № 5
ALT XILINX ISE asosida VLSI raqamli sxemalarini loyihalash bo‘yicha 
amaliy ish. ALT XILINX ISE da raqamli qurilmalarni loyihalash marshrutini 
o‘rganish 
 
Ishning maqsadi

VLSI FPGA asosida elektron qurilmalarni loyihalash 
marshrutini o‘rganish; ALT FPGA Xilinx ISE uchun loyihalash vositalari bilan 
tanishish; yaratilgan qurilmaning vaqt bo‘yicha simulyatsiyasi bajarish. Oddiy 
raqamli sxemalarni loyihalash ko‘nikmalarini egallash. 
 
5.1. Xilinx ISE ALT da VLSI FPGA da qurilmalarni loyihalashning umumiy 
yo‘nalishi 


61 
Xilinx ISE ALT da VLSI FPGA qurilmalarni loyihalash jarayonining ketma-
ketligi qo‘yida keltirilgan. 
5.1.1. Tizimni ishga tushirish va yangi loyihani yaratish (mavjudni ochish).
a) 
Xilinx ISE> Project Navigator
dasturini ishga tushiriladi. 
Xilinx ISE ning asosiy oynasi “
Project Navigator
” deb ataladi. Bu oynada 
asboblar paneli va xabarlar konsoli mavjud. 
Chapdagi panellar mos ravishda joriy loyiha fayllari ro‘yxatini - " 
Sources in 
Project
" oynasini va loyihaning jarayonlari (qayta ishlash bosqichlari) ro‘yxatini - 
"
Processes for Current Source
" ni ifodalaydi. 
b) 
Yangi loyiha yaratish uchun asosiy menyuning tegishli bandi tanlanadi 
(
File > New Project
). Ochish ustasi oynasida (5.1-rasm) loyiha nomini (
Project 
Name
) belgilanadi va loyiha papkasiga (
Project Location
) materiallar 
joylashtiriladi. Bunda loyiha parametrlarini (
Project Device Options
) aniqlash 
kerak: 
• FPGA turini tanlash - 
Device FaMili
elementida. FPGA tegishli oilani 
tanlang (Virtex / Spartan / XC4000 / XC5200 / XC3000). FPGA turi CPLD uchun 
- (CPLD XC9500 / XC9500 / XC9500XL / CoolRunner / CoolRunner-II). 


62 
5.1-rasm. Yangi loyiha yaratish muloqot oynasi 
 
• Mikrosxema turini (
Device
), paket korpusini turini (
Package
) o‘rnatish 
(ushbu amaliy ishda standart boshlangich qiymatlarni qoldirish mumkin). 
• Dizayn yo‘nalishini o‘rnatish (
Design Flow
) ( 5.2-rasm). XST VHDL va 
XST Verilog turlari apparat tavsifi tillaridan biridagi tavsifga yoki grafik kiritishga 
mos keladi, EDIF va NGC / NGO turlari tashqi sintez vositalarining ish 
natijalaridan foydalanishni ta’minlaydi. Amaliy ishlarni bajarishda XST VHDL 
turidan foydalanish kerak. 


63 
5.2-rasm. FPGA va dizayn marshrutini tanlash uchun muloqot oynasi 

Yüklə 5,01 Kb.

Dostları ilə paylaş:
1   ...   19   20   21   22   23   24   25   26   ...   68




Verilənlər bazası müəlliflik hüququ ilə müdafiə olunur ©azkurs.org 2024
rəhbərliyinə müraciət

gir | qeydiyyatdan keç
    Ana səhifə


yükləyin