arxitekturaning afzalliklari jumlasiga mikroprotsessorning ichki tuzilishi
nisbatan soddaligi va boshqaruvchi signallar sonining kamligi kiradi.
Garvard arxitekturasi
Dasturlar xotirasi CSEG (ingl. Code Segment) va ma‘lumotlar
xotirasi DSEG
(ingl. Data Segment) o‘zaro ajratilgan hamda har biri o‘zining manzilli
bo‘shlig‘i va kirish usullariga ega bo‘lgan tarzda yaratilgan tuzilish Garvard
arxitekturasi deb ataladi (shunday arxitekturani
yaratish taklifini kiritgan
Garvard Universiteti laboratoriyasining nomi berilgan). Ushbu arxitektura
nisbatan murakkab bo‘lib, qo‘shimcha boshqaruv signallarini talab qiladi.
Biroq, u axborot bilan ancha uddaburon harakatlar bajarish,
ixcham
kodlashtiriladigan mashina komandalari to‘plamini joriy etish va qator hollarda
mikroprotsessor ishini jadallashtirish imkonini beradi. Intel firmasining MCS-51
oilasiga mansub mikrokontrollerlar mulohaza yuritilayotgan arxitekturalarning
bir vakili sanaladi.
Biroq, u axborot bilan ancha uddaburon harakatlar bajarish, ixcham
kodlashtiriladigan mashina komandalari to‘plamini joriy etish va qator hollarda
mikroprotsessor ishini jadallashtirish imkonini beradi. Intel firmasining MCS-51
oilasiga mansub mikrokontrollerlar mulohaza yuritilayotgan arxitekturalarning
bir vakili sanaladi.
Bugungi kunda aralash arxitekturali protsessorlar
ishlab chiqarilmoqda, ularda
CSEG va DSEG yagona manzilli bo‘shliqqa joylangan bo‘ladi, ammo ular turli
murojaat mexanizmlariga ega. Bunga aniq misol tariqasida Intel firmasining
80x86 oilasiga mansub protsessorlarni keltirish mumkin.
Dostları ilə paylaş: